[전자 회로 실험] #3-(2). Op-Amp : 가산기, 차동증폭기 설계하기

지난 포스팅에서 공부했던 내용을 토대로 PSpice를 이용하여 Simulation 해보도록 하겠습니다.

실험에 대한 배경 지식은 아래의 글을 참고해주시기 바랍니다.

[회로 설계/전자 회로 설계] - [전자 회로 실험] #3-(1). Op-Amp : 가산기, 차동증폭기 설계하기

사전 실험

1. 실험에 사용할 741 Operational Amplifier에 대한 Data Sheet를 구하시오.

Op-Amp에 대한 모델은 여러개가 있지만 저는 ua741 소자에 대한 Data Sheet를 찾았습니다.

 

ua741에 대한 Data Sheet

ua741에 대한 Data Sheet

ua741에 대한 Data Sheet

다른 소자에 대한 Data Sheet도 구글에 검색하시면 쉽게 찾으실 수 있습니다.

[2-1] 3개의 입력 신호를 add 하는 회로를 Operational Amplifier를 이용하여 설계하고 출력 신호의 식을 구하시오.

앞서 설명하였던 반전 증폭기를 사용한 반전 가산기를 이용하면 해당 회로를 구현할 수 있습니다.

위와 회로는 저항의 비를 1로 하여 반전 가산기를 구현해 준 회로입니다.

V1, V2, V3는 각각 1V, 2V, 3V 의 전압을 인가하였으므로 회로를 알맞게 설계하였다면, 출력에서 3개의 전압의 합인 6V가 위상이 뒤집혀서 출력이 되어야 할 것입니다.

이를 Simulation을 돌려보면 위의 그래프와 같이 나타납니다.

그래프를 확인해보면 하늘색 그래프로 나타난 출력 신호의 크기는 3개의 입력 신호의 합인 6V이고, 입력이 (-) 단자로 인가되므로 위상이 반대가 되는 것을 확인할 수 있습니다.

만약 입력한 위상과 동일한 위상을 출력하고 싶다면, 위의 회로 출력에 증폭 비율이 1인 반전 증폭기를 추가하여 설계하면 됩니다.

[2-2] 2개의 입력 신호를 Subtract 하는 회로를 Operational Amplifier를 사용하여 설계하고 출력 신호를 구하시오.

뺄셈 연산을 하는 회로는 배경지식에서 설명한 차동 증폭기를 이용하여 설계할 수 있습니다.

다음과 같이 저항의 비를 적절하게 조절하여 두 입력 신호의 차이를 구하는 회로를 설계하여 보았습니다.

V1, V2는 각각 3V, 2V이 입력이 인가되었고 출력에서 1V의 전압이 출력이 되는지 Simulation을 통해 확인해보도록 하겠습니다.

Simulation의 결과 두 입력 신호의 차이인 1V가 출력되는 것을 확인할 수 있습니다.

이와 같이 회로를 설계할 때에 본인이 저항의 값을 적절하게 선택한다면 다양한 연산을 수행하는 회로를 구현할 수 있습니다.