[전자 회로 실험] #1-(2). RC 회로 설계하기 (RC 필터) 실험 결과

이번 시간에는 지난 시간에 설계했던 RC 회로를 직접 구현해보고, 이에 대한 실험의 결과를 정리해보도록 하겠습니다.

실험과 관련된 이론은 지난 RC 회로 설계하기의 포스팅을 참고하시면 되겠습니다.

[회로 설계/전자 회로 설계] - [전자 회로 실험] #1-(1). RC 회로 설계하기 (RC 필터) 예비 실험

---

실험 결과

지난 시간에 사전에 설계하여 Simulation 한 결과와 실제의 실험 결과가 얼마나 일치하는지 비교해보도록 하겠습니다.

[1-1] $w_{-3dB} = 1 \rm{M}$가 되도록 위와 같은 RC 회로를 만들고 입력 $V_{in}(t)$에 펄스파를 인가하고 출력파형을 측정하시오.

 

먼저 지난 시간에 공부하였던 RC 회로의 이론을 바탕으로 차단 주파수가 1M가 되도록 RC 회로를 설계하면 위와 같습니다.

지난 시간에 공부하였듯이 RC 회로에서의 차단 주파수 $w_{-3dB}$는

$$w_{-3dB} = \frac{1}{RC}$$

가 됩니다.

저는 $\frac{1}{RC} = 1\rm{M}$ 가 되도록 $R = 1\rm{K}\rm{[\Omega]}$, $C = 1\rm{nF}$ 로 설정하겠습니다.

위의 회로에서 Capacitor에 걸리는 전압을 관찰하기 위해 Simulation 해보면 아래의 그래프와 같은 결과를 얻을 수 있습니다.

저는 그래프를 조금 더 잘 관찰하기 위해 50$\mu s$의 delay를 주어 50$\mu s$부터 결과의 값이 찍히도록 설정하였습니다.

위의 회로를 직접 구현하여 오실로스코프로 측정한 결과 아래와 같은 그래프를 얻을 수 있었습니다.

해당 그래프는 전압이 완만하게 증가하였다가 일정해지는 개형을 관찰할 수 있습니다.

실험의 결과를 확대하였기 때문에 Simulation의 결과와 기울기가 달라 보이지만, 눈금 scale을 고려하면 Simulation 한 결과와 일치하는 것을 알 수 있습니다. 

[1-2] $w_{-3dB} = 10 \rm{K}$가 되도록 위와 같은 RC 회로를 만들고 입력 $V_{in}(t)$에 펄스파를 인가하고 출력파형을 측정하시오.

이번에는 회로의 차단 주파수를 $10\rm{K}$가 되도록 회로를 구현하고 측정을 하는 실험입니다.

앞에서와 같은 방법으로 차단주파수가 $10\rm{K}$를 만족시키기 위해서 $R = 100[\Omega]$, $C = 1\rm{\mu F}$로 설정하겠습니다.

다음으로 위의 회로에 펄스파를 인가한 후, Capacitor에 걸리는 전압을 관찰해보겠습니다.

그래프를 통해 확인해보면 Capacitor가 완전히 충전되지 못하고, 톱니바퀴 형태의 그래프를 그리면서 충전과 방전을 반복하는 것을 관찰할 수 있습니다.

그렇다면 실제 시험의 결과에서도 위와 같은 실험의 결과를 관찰할 수 있는지 확인해보도록 하겠습니다.

위의 그래프 사진은 실제 회로를 구현하여 측정한 결과입니다.

그래프의 개형을 보면 Simulation에서 확인하였던 톱니바퀴의 형태가 그대로 나타나는 것을 확인할 수 있습니다.

위의 그래프와 같이 전압의 그래프가 톱니바퀴 형태로 나타나는 이유는 Capacitor에 전하가 완전히 충전되기 전에 방전을 하게 되고, 또한 완전히 방전되기 전에 충전을 하기 때문에 나타나는 현상입니다.

[1-3] 측정된 파형과 사전 보고서의 파형을 비교 분석 하시오.

다음으로 Simulation을 통해 얻은 그래프와 실제 실험을 통해 얻은 결과 값을 비교 분석해보도록 하겠습니다. 

먼저, 차단 주파수가 $1\rm{M}$인 회로의 실험 결과 값을 다시 살펴보겠습니다. 

위의 사진은 커서를 이용하여 시상수를 측정한 것입니다.

RC 회로에서의 시상수는 $\tau = RC$이므로 해당 회로에서의 시상수 값은

$$\tau = RC = 1\rm{K} \times 1\rm{n} = 1\rm{\mu s}$$

임을 구할 수 있습니다.

그래프에서 커서를 이용하여 살펴보면, 오차가 약간 발생하긴 하였지만, 1$\mu s$ 후에 1V의 약 63.2%인 640mV에 도달하는 것을 확인할 수 있습니다.

그렇다면 이 결과 값이 Simulation의 결과와 일치하는지 수치를 통해 다시 한 번 확인해보겠습니다.

Simulation의 결과의 그래프에서 커서를 이용하여 1us 후에 전압이 얼마나 상승하는지 찍어보면 약 640mV 인 것을 확인할 수 있습니다.

위의 그래프에서는 delay를 50$\mu s$로 설정을 하였기 때문에 측정한 51$\mu s$에서 delay된 50$\mu s$를 빼주어야 합니다.

이는 실제로 회로를 구현하여 관찰한 그래프와 일치함을 알 수 있습니다.

두 번째로 차단 주파수를 $10\rm{K}$로 설정한 회로의 실험 결과에 대해서 살펴보겠습니다.

해당 회로의 실제 측정값을 다시 한 번 살펴보겠습니다. 

위의 그래프를 보면 첫 번째 실험과 같이 시상수 값을 통하여 그래프 개형을 확인하는 것은 어려워보입니다.

대신에 전압의 최댓값과 최솟값의 차를 통해서 그래프를 비교해보도록 하겠습니다.

커서를 이용하여 관찰해보면 최댓값과 최솟값의 차이는 약 248mV 인 것을 확인할 수 있습니다.

그렇다면 이 결과값도 Simulation과 일치할까요?

PSpice를 통해 확인해본 결과, 전압의 최댓값과 최솟값의 차이를 살펴보면 약 235mV로 실험의 결과인 238mV와 거의 일치하는 것을 확인할 수 있습니다.

따라서 회로를 적절한 값을 이용하여 잘 구현하였다고 할 수 있겠습니다.

사실 이번 실험의 핵심은 주파수에 따른 크기와 위상 변화에 대해서 관찰해보는 것이었는데 글이 너무 길어졌네요..

주파수에 따른 크기와 위상 변화에 대한 실험 결과는 다음 포스팅으로 찾아오겠습니다!